산소 도핑 WSe₂ p형 트랜지스터 개발
최근 30일 조회수 —좋아요 —핵심 요약
공동연구진이 산소 도핑으로 단층 WSe₂의 접촉저항을 낮춘 탄도 수송 p형 트랜지스터를 개발했다.
화중과학기술대(HUST)·홍콩이공대(PolyU)·캘리포니아대 샌타바버라(UCSB)·싱가포르국립대(NUS) 공동연구진이 산소로 p형 도핑한 단층 텅스텐 디셀레나이드(WSe₂)를 이용해 접촉저항을 낮춘 탄도 수송 p형 트랜지스터를 개발했다. 연구 결과는 2026년 10월 국제학술지 《네이처 커뮤니케이션스》에 게재됐다.1
단층 p형 트랜지스터는 1nm 미만 기술 노드의 상보형 금속산화막반도체(CMOS) 회로에 2차원 반도체를 적용하기 위한 핵심 소자로 꼽힌다. 그러나 불충분한 도핑과 금속 증착 과정에서 생기는 금속 유도 갭 상태(MIGS)가 높은 접촉저항을 일으켜, 켜짐 상태 전류를 높이는 데 제약이 있었다.
연구진은 WSe₂ 단층에 산소 p형 도핑을 적용해 이 문제를 줄이고 높은 전류 밀도를 구현했다고 밝혔다. 다만 Semiconductor Engineering이 소개한 논문 초록에는 접촉저항과 전류 밀도의 구체적인 측정값, 소자 구조, 양산 공정과의 호환성은 제시되지 않았다. 이번 결과는 실제 양산 성과라기보다 2차원 반도체 기반 첨단 CMOS를 겨냥한 소자 수준의 기술 시연으로 봐야 한다.
Footnotes
-
Semiconductor Engineering, 「Reducing Contact Resistance Pushes 2D Transistors Toward Advanced CMOS (HUST, PolyU, UCSB, NUS)」 ↩
읽기 목록은 이 브라우저에 저장됩니다.
출처
- Reducing Contact Resistance Pushes 2D Transistors Toward Advanced CMOS (HUST, PolyU, UCSB, NUS) — Semiconductor Engineering · 자료: 2026. 10. 6.
이 글은 위 출처를 근거로 자동 생성된 뒤 발행됐습니다. 원문을 함께 확인해 주세요. 교차 보도 없이 단독 출처로 작성됐습니다.